This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.



Requested Patent:

JP56062351

Title:

SEMICONDUCTOR DEVICE FOR MEMORY

Abstracted Patent

JP56062351

Publication Date:

1981-05-28

Inventor(s):

SANO YUJI; others: 01

Applicant(s):

HITACHI LTD

Application Number:

JP19790137623 19791026

Priority Number(s):

IPC Classification:

H01L25/04; H01L23/28

Equivalents:

ABSTRACT:

PURPOSE:To increase the memory capacity along with a compacter size by bonding a plurality of a semiconductor pellets for memory in paralle with a lead frame empolying a tape carrier.

CONSTITUTION: Projected electrodes 12 and 13 are formed on semiconductor pellets 10 and 11. Copper foils 14 and 15 provided on a tape carrier are fastened on electrodes 12 and 13 with the free end of the copper foils connected to the lead frame 16. The pellets 10 and 11 are solidly molded with a resin as a single package. This molding can reduce a space between the upper and lower pellets thereby making the device compact.

THIS PAGE BLANK (USPTO)

(9) 日本国特許庁 (JP)

40特許出願公開

⑫公開特許公報(A)

昭56—62351

Mint. Cl.3 H 01 L 25/04 23/28 識別記号

庁内整理番号 7638-5F 7738-5F

❸公開 昭和56年(1981)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

60メモリ用半導体装置

创特

夏 昭54—137623

20出

願 昭54(1979)10月26日

@発 明 者 佐野雄治

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑫発 明 者 村上元

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番 1.号

仍代理 人 弁理士 薄田利幸

発明の名称 メモリ用半導体要量

- 1. 複数値のメモリ用学導体ペレットを上下方向 火配盤すると共化、これら各ペレットをテープキ ャリアを用いて単一のリードブレームに並列状態 にポンディングし、夏に一体的にモールドしてペ ッケージを形成したことを特徴とするメモリ用学 退休益量。
- 9. 各学導体ペレットを開一方向に向けてメンデ ィングしてなる特許蓄水の範囲第1項記載のメモ リ用学等体験量。
- 8. 各半導体ペレットを背反する方向に向けてポ ンディングしてなる特許請求の処理祭1項記載の メモリ用半導体装置。
- 4. 各半導体ペレットを互に接着してなる特許額 水の塩醤高る項記載のメモリ用半導体装置。 森田の路崎な単嶺

本元明はメモリ用半導体装置に関し、特に大容 金のメモリ用半導体後世に関するものである。

従来のメモリ用半導体装置では、そのメモリ客 量はパッケージ内の半導体ペレットによって美定 されるため、メモリ事業を増大するためには半導 体ペレット自体を変更しなければならない。この ため、半導体装置としては超々の容量の半導体ペ レットを設計、製造しておく必要があるが、 数が少ない場合には半導体ペレットの単価値めて 制高になり、実用的ではない。

このため、従来ではメモリ容量の小さい半導体 基金を複数個用いてメモリ容量の大きな一つの学 4体装置を存成するようにした所聞ビギーペック 法(PIGGY BACK)が養素され、実用化され ている。このビャーパック後は、馬1回に示すよ うに、靴に所定のメモリ事业(例えば16Kビット) として形成された牛導体ペレット1,8を大々ペ ッケージした複数値(3個)のメモリ用半導体膜 世名。 44、上下方向に重ねた上で各々のリード フレーム 5、 6の 相対するリードを失々半日求い ・ はスポット搭掛等によって姿貌し、これを一つの メモリ用牛婦体装置として構成する方法である。

(2)

THIS PAGE BLANK (USPTO)

この方法によれば、構成された単導体機能は衰衰された各単導体機能の総和のメモリ等量となり、 何えば構造のように 16 Kビットのものを 3 個装 成した場合には 85 Kビットの容量となり、極め て簡単に大きなメモリ客量の単導体装置を得ることができる。

- 1000

しかしながら、このように構成された半導体装置では、例えば第1回に示したように3個の半導体装置8、4を重ねたものでは、基底でへの実装を接近する高さ寸接人。は単一の装置の3個の寸をとなっているために実装占有スペースが大きた。またなったが、10世帯体無量を重ねると、比較的にしまったが、10大きなベッケージの上下面が構造が低下され、最近の信義性の低下を担くという間返も生じている。

したがって本発明の目的は、メモリ書意の増大 を図ると共に後述のコンペクト化を選成し、かつ 放動性を向上してその信頼性を高めることができ るメモリ用半導体後載を提供することにある。

(a)

しておらず、各ペレット10,11は網番14。
15の開性によって實吊り状態でリードフレー人
16に支持する。また、各ペレット10,11に
接続した網番14,15は、ペレット10,11
の大々対応する電極に接続したものが同一のイン
ナーリード17に接続することは言うまでもない。
しかる後に、以上の構成のペレット10,11等
は何えばトランスファモールド法によってレジン
18にて一体的にモールドし、これを単一のペッケージとして形成するのである。

以上の構成によれば、ペレット10,11は倒宿14,15及びリードフレーム16を通して並 利的に接続しているのでビャーパック法によりを 続されていることになり、機能金体としては各ペ レット10,11の各メモリ野童の知に相当する 等意のメモリ量となり、メモリ重の増大を過点で きる。これに加えて、ペレット10,11を一体 的にモールドしているので、第1回の従来例に比 献して両ペレットの上下間除す法を小さくして実施 これにより実施の高さ寸法人。を小さくして実施 排除856- 62351(2)

との目的を達成するために本負明は、仮衣側の メマリ用学の体ペレットを上下方向に配成すると 共に、これら各ペレットをテープキャリアを用い て早一のリードフレームに並列状態にポンディン グレ、更に一体的にモールドしてパッケージを形成したことを特徴とするものである。

以下、本発明を製団に示す実施例に基づいて観 明する。

第3型は本発明の一発施例を示しており、所定のメモリ客金を有する素子として形成した3個の学場体ペレット10と11は、突出電極13.18を有するペレットとして形成し、この突出電極13,18には例えば使来から使用されている。18には例えば使来から使用されている。18には例とは使来から使用でいる。そして、前配各ペレット10,11を同一方向に同ばイントに離離配成すると共に、失々に提続したに乗り、15の他場をサードフレーム16のイントリード17の上下波に失々接続している。前記・15の他場をサードフレーム16はペレット出着用のメブを有

(4)

に要する占有スペースを低級することができる。 更に、この構成では下側のペレット11に生する 動は一体化したレジンモールドを通して上側のペ レット10の熱と同様にパッケージの上面から効 率よく放散できるので、放験効果を大きくでき、 これによりペレット10,11の通路を防止し、 鉄盤の信頼性を高めることができる。

なお、この構成ではテーブキャリアを使用して ベレットのポンディングを行なっているので、長 致の自動組立を容易に行なうことができ、作成工 数の低級を図ることもできる。

据8間は他の実施例を示しており、脳中部多間 に相当する部分には何一符号を付している。との 実施例で停散とする点は、尚ペレット10, 11' を互に何反する方向に向けた上で、天々を順格 16, 18によりリードフレーム16にポンディ ングした点にある。この場合、両ペレット10, 11'に節度を与えるために両ペレットを助政材 19を介して接着すればよい。

本実施例では、前例と所様の効果に加えて、資

ペレット 10, 11 以に上下陽原を設ける必要が ないから、機能の高さ寸法人。を更に低級できる という効果がある。但し、本実施例ではペレット 11 化形成されているメモリ目的が、ペレットを 長向きにしてもその接続が変わることがないよう な、例えば左右対称の国際構成のペレットにのみ 有効である。

ここで、本実施例ではペレットを3個使用した ものについて述べたが、場合によっては3個以上 のペレットにて構成することも可能である。

以上説明したように本発明のメモリ用半導体級 世によれば、既存のペレットを使用して大容量の メモリ用半導体機量を構成できるのはもとより。 その高さ寸法の低級を関って実級占有スペースを 小さくすると共に、その放験性を向上して装置の 借額性を高めることができしかも超立の自動化及 び作業工数の低級を図ることができる等の大なる 効果を要するのである。

脳面の簡単な観察

集1番は従来のメモリ用半導体装置の断面艦、

(7)

利用的56-62351(3) 第8個は本発明のメモリ用半導体機能の新面面、 第8個は他の実施例の新面域である。

10, 11, 11'…ペレット、15, 18…実 出電艦、14, 15…無福、16…リードフレー 4、18…レジンモールド。

代理人 弁理士 海田 利申

(8)

